Навигация:   Главная  –  Hardware  –  Оперативная память DDR SDRAM




Оперативная память DDR SDRAM

Double Data Rate Synchronous Dynamic Random Access Memory - синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных) - тип компьютерной памяти, используемой в вычислительной технике в качестве оперативной и видеопамяти. Стала развитием SDRAM. Этот вид модулей памяти впервые появился на рынке в 2001 году. Основное отличие между DDR и SDRAM заключается в том, что вместо удвоения тактовой частоты для ускорения работы, эти модули передают данные дважды за один такт.

Оперативная память DDR SDRAM

Рабочее напряжение - 2.5 вольт (обычно увеличивается при разгоне процессора) и является наибольшим потребителем электроэнергии.

При использовании DDR SDRAM достигается удвоенная скорость работы, нежели в SDRAM, за счёт считывания команд и данных не только по фронту, как в SDRAM, но и по спаду тактового сигнала. За счёт этого удваивается скорость передачи данных без увеличения частоты тактового сигнала шины памяти. Таким образом, при работе DDR на частоте 100 МГц мы получим эффективную частоту 200 МГц (при сравнении с аналогом SDR SDRAM). В спецификации JEDEC есть замечание, что использовать термин "МГц" в DDR некорректно, правильно указывать скорость "миллионов передач в секунду через один вывод данных".

Специфическим режимом работы модулей памяти является двухканальный режим.

Микросхемы памяти DDR SDRAM выпускались в корпусах TSOP и корпусах типа BGA (FBGA), производятся по нормам 0,13 и 0,09-микронного техпроцесса:

Напряжение питания микросхем: 2,6 В +/- 0,1 В

Потребляемая мощность: 527 мВт

Интерфейс ввода-вывода: SSTL_2

Ширина шины памяти составляет 64 бита, то есть по шине за один такт одновременно передаётся 8 байт. В результате получаем следующую формулу для расчёта максимальной скорости передачи для заданного типа памяти: (тактовая частота шины памяти) x 2 (передача данных дважды за такт) x 8 (число байтов передающихся за один такт). Например, чтобы обеспечить передачу данных дважды за такт, используется специальная архитектура "2n Prefetch". Внутренняя шина данных имеет ширину в два раза больше внешней. При передаче данных сначала передаётся первая половина шины данных по фронту тактового сигнала, а затем вторая половина шины данных по спаду.

Помимо удвоенной передачи данных, DDR SDRAM имеет несколько других принципиальных отличий от простой памяти SDRAM. В основном, они являются технологическими. Например, был добавлен сигнал QDS, который располагается на печатной плате вместе с линиями данных. По нему происходит синхронизация при передаче данных. Если используется два модуля памяти, то данные от них приходят к контроллеру памяти с небольшой разницей из-за разного расстояния. Возникает проблема в выборе синхросигнала для их считывания, и использование QDS успешно это решает.

JEDEC устанавливает стандарты для скоростей DDR SDRAM, разделённых на две части: первая для чипов памяти, а вторая для модулей памяти, на которых, собственно, и размещаются чипы памяти.

Спецификация чипов памяти

DDR200: память типа DDR SDRAM, работающая на частоте 100 МГц

DDR266: память типа DDR SDRAM, работающая на частоте 133 МГц

DDR333: память типа DDR SDRAM, работающая на частоте 166 МГц

DDR400: память типа DDR SDRAM, работающая на частоте 200 МГц

Характеристики чипов

Емкость чипа (DRAM density). Записывается в мегабитах, например, 256 Мбит - чип ёмкостью 32 мегабайта.

Организация (DRAM organization). Записывается в виде 64M x 4, где 64M - это количество элементарных ячеек хранения (64 миллиона), а x4 (произносится "by four") - разрядность чипа, то есть разрядность каждой ячейки. Чипы DDR бывают x4 и x8, последние стоят дешевле в пересчёте на мегабайт ёмкости, но не позволяют использовать функции Chipkill, memory scrubbing и Intel SDDC.

Характеристики модулей

Объём. Указывается в мегабайтах или гигабайтах.

Количество чипов (# of DRAM Devices). Кратно 8 для модулей без ECC, для модулей с ECC - кратно 9. Чипы могут располагаться на одной или обеих сторонах модуля. Максимальное умещающееся на DIMM количество - 36 (9x4).

Количество строк (рангов) (# of DRAM rows (ranks)).

Чипы, как видно из их характеристики, имеют 4- или 8-ми битную шину данных. Чтобы обеспечить более широкую полосу (например, DIMM требует 64 бита и 72 бита для памяти с ECC), чипы связываются в ранги. Ранг памяти имеет общую шину адреса и дополняющие друг друга линии данных. На одном модуле может размещаться несколько рангов. Но если нужно больше памяти, то добавлять ранги можно и дальше, установкой нескольких модулей на одной плате и используя тот же принцип: все ранги сидят на одной шине, только чип селекты разные - у каждого свой. Большое количество рангов электрически нагружает шину, точнее контроллер и чипы памяти, и замедляет их работу. Отсюда начали применять многоканальную архитектуру, которая позволяет также независимо обращаться к нескольким модулям.

Задержки (тайминги): CAS Latency (CL), Clock Cycle Time (tCK), Row Cycle Time (tRC), Refresh Row Cycle Time (tRFC), Row Active Time (tRAS).

Характеристики модулей и чипов, из которых они состоят, связаны.

Объём модуля равен произведению объёма одного чипа на число чипов. При использовании ECC это число дополнительно умножается на коэффициент 9/8, так как на каждый байт приходится один бит избыточности для контроля ошибок. Таким образом, один и тот же объём модуля памяти можно набрать большим (36) маленьких чипов или малым числом (9) чипов большего объёма.

Общая разрядность модуля равна произведению разрядности одного чипа на число чипов и равна произведению числа рангов на 64 (72) бита. Таким образом, увеличение числа чипов или использование чипов x8 вместо x4 ведёт к увеличению числа рангов модуля.